3.13 无符号阵列乘法器

考纲定位：计算机组成原理 · 第 3 章 运算方法（3.13） | 重要度 ★★★★ | 常见考法：选择题（阵列结构、部分积、延迟、面积）

一句话核心：阵列乘法器用“与门阵列产生部分积 + 加法器阵列求和”，把串行移位变成空间并行

一、无符号二进制的笔算




二进制乘法的笔算方法

$$
\begin{array}{rcccc}
\text{被乘数 } X & X_3 & X_2 & X_1 & X_0 \\
\text{乘数 } Y & Y_3 & Y_2 & Y_1 & Y_0 \\
\times & & & & \\
\hline
 & X_3Y_0 & X_2Y_0 & X_1Y_0 & X_0Y_0 \\
X_3Y_1 & X_2Y_1 & X_1Y_1 & X_0Y_1 & \\
X_3Y_2 & X_2Y_2 & X_1Y_2 & X_0Y_2 & \\
+\ X_3Y_3 & X_2Y_3 & X_1Y_3 & X_0Y_3 & \\
\hline
\end{array}
$$

笔算

- 乘数每一位与被乘数相与，得到一行部分积
- 部分积按位权错位排列
- 所有行相加得到 $2n$ 位乘积

二、考虑将笔算的中间步骤用逻辑电路实现



结构

- $n \times n$ 个与门：产生 n 行部分积
- 加法器阵列：逐行累加部分积
- 进位在阵列中传递
- 输入 A, B，输出 $2n$ 位乘积


提炼

- 部分积的每一位由 $A_i \cdot B_j$ 产生
- 阵列中每一行错位相加，等价于笔算的左移
- 不需要时钟和计数器，属于组合逻辑

易错

- 阵列乘法器不是“串行乘法器”；它是组合逻辑
- 与门阵列产生部分积，不是加法
- 结果位数是 $2n$，不是 n


三、延迟分析



延迟


- 信号从输入到输出经过多级加法器
- 延迟与阵列行数近似成正比，通常为 $O(n)$
- 比串行移位乘法快，但面积大

优化视角



- 进位传递是延迟瓶颈
- 可用进位保留/华莱士树等结构压缩延迟；408 只需知道“阵列乘法器用空间换时间”
- 面积 $O(n^2)$，延迟 $O(n)$

四、阵列乘法器的优点



- 速度快：不需要逐拍移位
- 结构规整：适合集成电路实现
- 可流水：阵列可分级插入寄存器

易错

- 阵列乘法器面积大、成本高
- 延迟仍随位数增加，不是常数
- 408 主要考“部分积 + 加法阵列”的结构，不考具体门级延迟

知识关联：无符号乘法（3.10 无符号数乘法的硬件逻辑实现）；补码阵列乘法器（3.14 补码阵列乘法器）；加法器（3.8 串行进位加法器的硬件逻辑实现、3.9 先行进位加法器的硬件逻辑实现）